하이 NA EUV란 무엇인가

반도체가 계속 작아지는 이유를 묻는다면, 대부분 설계 기술의 발전을 먼저 떠올린다. 회로를 더 똑똑하게 그리는 능력이 좋아졌다고 생각하는 것이다. 그런데 정작 병목은 다른 곳에 있다. 회로를 새기는 ‘빛’ 자체의 한계다. 이 한계를 넘기 위해 등장한 장비가 바로 하이 NA EUV다.

기존 EUV 노광장비는 개구수(NA) 0.33 수준의 렌즈를 쓴다. 개구수는 쉽게 말해 빛을 얼마나 정밀하게 모을 수 있는지를 나타내는 값이다. 숫자가 클수록 더 가는 선을 그릴 수 있다.

하이 NA EUV는 이 개구수를 0.55까지 끌어올린 장비다. 렌즈 하나 키운 것 같지만, 실제로는 장비 전체를 다시 설계해야 하는 수준의 변화라는 설명이다. 필자가 보기엔 이 지점이 하이 NA EUV를 단순한 업그레이드로 보면 안 되는 이유다.

배경: 왜 지금 이 기술이 필요한가

반도체 회로가 미세해질수록, 기존 렌즈로는 선명한 패턴을 새기기가 점점 어려워진다. 이때 업계가 택한 임시방편이 ‘멀티 패터닝’이다. 한 번에 못 그리는 패턴을 여러 번 나눠 찍는 방식이다.

문제는 공정이 늘어날수록 비용과 시간도 함께 는다는 점이다. 하이 NA EUV는 이 과정을 단순화할 해법으로 주목받는다. 웨이퍼 스케일 칩처럼 미세화와는 다른 길을 택하는 시도도 있지만, 여전히 업계 주류는 더 정밀한 빛을 쫓는 쪽이다.

기존 EUV와 하이 NA EUV 비교

구분	기존 EUV	하이 NA EUV
개구수(NA)	0.33	0.55
패터닝 방식	멀티 패터닝 필요	단일 노광 비중 확대
도입 목표 시점	이미 양산 적용 중	2028년 D램 양산 목표
주요 추진 기업	TSMC·삼성·인텔	삼성전자·SK하이닉스·인텔

표로 정리하니 방향이 뚜렷해진다. 업계는 지금 같은 목표 지점을 향해 몰려가고 있다. 다만 속도와 방식엔 차이가 있다.

기업들의 전략적 대응

SK하이닉스는 최근 2028년까지 D램 공정에 하이 NA EUV를 적용하겠다는 목표를 제시했다. 기존 공정을 단순화해 원가 경쟁력을 확보하겠다는 계산이다.

삼성전자는 ASML과 손잡고 12인치 포토마스크를 함께 개발 중이다. 마스크 크기를 키우면 이어붙이는 ‘스티칭’ 공정 자체가 사라진다.

개인적으로는 두 회사의 접근이 결국 같은 목적지를 향한다고 본다. 미세화의 물리적 한계를, 빛과 마스크 양쪽에서 동시에 밀어붙이는 셈이다.

다만 진입 장벽은 만만치 않다. 하이 NA EUV 장비 한 대의 가격은 알려진 바로 수천억 원대에 달한다는 보도가 나온다. 이 정도 투자를 감당할 수 있는 기업은 전 세계에 손에 꼽는다.

결국 이 경쟁은 기술력뿐 아니라 자본력의 싸움이기도 하다. 하이 NA EUV를 먼저 안정적으로 돌리는 쪽이, 다음 세대 메모리 시장에서도 유리한 고지를 점할 가능성이 크다.

IT-SUE의 시각

하이 NA EUV는 화려한 이름과 달리, 본질은 ‘더 정밀하게 그리기 위한 도구’일 뿐이다. 그런데 이 단순한 목표 하나가 조 단위 투자와 국가 간 기술 패권 싸움까지 끌고 다닌다.

필자가 보기엔 이 장비의 진짜 의미는 성능 향상보다 ‘시간 벌기’에 가깝다. 미세화 곡선이 꺾이지 않도록 몇 년의 여유를 더 확보하는 것이다. 앞으로 하이 NA EUV의 실제 양산 성과가 국내 메모리 기업들의 경쟁력을 어떻게 바꿀지, IT-SUE는 계속 짚어볼 예정이다.